РАДИОСХЕМЫ



  • Страница 1 из 1
  • 1
Форум по электронике » ЭЛЕКТРОНИКА » РАЗНОЕ » Как задать исходные состояния ЗУ в проекте
Как задать исходные состояния ЗУ в проекте
 Понедельник, 11.12.2017, 13:37 | Сообщение # 1        

bsn5_5

Пользователи

 Активность: 3 Offline  

Здравствуйте.

Работаю с ПЛИС XILINX Virtex-6 XC6VLX240T-1FFG1156 FPGA. Не знаю как задать исходные состояния запоминающего устройства в проекте. В общем, есть два файла на ассемблере (текстовые с 16-ричными кодами) их нужно загрузить в память ПЛИС, т.е. инициализировать исходные состояния памяти. Есть информация, что это должно быть где-то в Chipscope, но я не могу найти это там.

Кто-нибудь сталкивался с подобной проблемой и как решить?
 Вторник, 12.12.2017, 22:02 | Сообщение # 2        

FIMA

Модераторы

 Активность: 1398 Offline  

Ну чо был по ссылкам??Помогло?
 Среда, 13.12.2017, 11:57 | Сообщение # 3        

bsn5_5

Пользователи

 Активность: 3 Offline  

Цитата FIMA ()
Ну чо был по ссылкам??Помогло?


По каким ссылкам?
 Среда, 13.12.2017, 19:46 | Сообщение # 4        

FIMA

Модераторы

 Активность: 1398 Offline  

Цитата bsn5_5 ()
По каким ссылкам?
Вот те раз!!!! У Тя темы висят на многих ресурсах,вот и устрой подворный обход
 Четверг, 14.12.2017, 07:06 | Сообщение # 5        

bsn5_5

Пользователи

 Активность: 3 Offline  

Ааа, в этом смысле, есть кое-какие ответы, но пока не очень помогло.
Форум по электронике » ЭЛЕКТРОНИКА » РАЗНОЕ » Как задать исходные состояния ЗУ в проекте
  • Страница 1 из 1
  • 1
Поиск:







ДАТАШИТ
Например: TDA1558





© 2009-2019, "Электронные схемы самодельных устройств". Электросхемы для самостоятельной сборки радиоэлектронных приборов и конструкций. Полезная информация для начинающих радиолюбителей и профессионалов. Все права защищены.