Как задать исходные состояния ЗУ в проекте

Здравствуйте.

Работаю с ПЛИС XILINX Virtex-6 XC6VLX240T-1FFG1156 FPGA. Не знаю как задать исходные состояния запоминающего устройства в проекте. В общем, есть два файла на ассемблере (текстовые с 16-ричными кодами) их нужно загрузить в память ПЛИС, т.е. инициализировать исходные состояния памяти. Есть информация, что это должно быть где-то в Chipscope, но я не могу найти это там.

Кто-нибудь сталкивался с подобной проблемой и как решить?

4 комментария к “Как задать исходные состояния ЗУ в проекте”

  1. Цитата FIMA ()
    Ну чо был по ссылкам??Помогло?

    По каким ссылкам?

  2. Цитата bsn5_5 ()
    По каким ссылкам?

    Вот те раз!!!! У Тя темы висят на многих ресурсах,вот и устрой подворный обход

  3. Ааа, в этом смысле, есть кое-какие ответы, но пока не очень помогло.

Комментарии закрыты.